为摩尔定律 小芯片何时普及 续命 (摩尔定律小米)
雷锋网按,AMD新推出的CPU凭借小芯片的设计以及先进的制程获得了巨大成功,intel也发布了采用3D封装的CPU。不过,目前小芯片只为少数公司提供了竞争优势,这一为摩尔定律“续命”的技术想要普及,面临技术方面的挑战,包括标准、良率、功耗、散热、工具、测试等挑战,同时还面临着生态和制造的挑战。
没有人能准确判断小芯片普及的时间,但可以肯定的是这将是一个缓慢的过程。
小芯片(CHIplets,也译为芯粒)是一项引人注目的技术,但到目前为止,采用小芯片技术的产品不多,参与者也不多。
在继续研发新工艺节点的同时,出于物理极限或成本原因,晶体管的进一步微缩即将结束。许多行业对晶体管数量的需求高于最新工艺节点所能提供的数量。同时,由于不能在不影响良品率的前提下增大裸片,3nm芯片的开发成本只有少数人可以负担。
对于芯片需求量没有上百万的细分行业,先进节点的成本难以负担,而小芯片提供了合理的解决方案。
芯片封装并不新鲜。Cadence IC封装和跨平台解决方案产品主管John Park说:“人们希望简化芯片设计,或者使其比PCB小,或者消耗更少功耗。将单个裸片封装,然后放置在单个衬底上,通常是层压材料,有时是陶瓷。这样可以构建体积更小,功耗更低的PCB,我们称其为多芯片模块(MCM)或系统级封装(SiP),这种技术自80年代末就被采用。”
行业中经常使用一些术语,这些术语常常使问题变得混乱。“ SiP可以简单地定义为将两个或多个ASIC组件集成到一个封装中。”西门子EDA高级封装解决方案总监Tony Mastroianni说,“实现SiP的方法很多,包括MCM、2.5D封装和3D封装技术。MCM的方法集成并互连在封装基板上的多个标准ASIC组件。2.5D封装的方法集成硅或有机中介层上的ASIC组件,包括通过中介层在两个或多个裸片之间的裸片到裸片连接。3D封装的方法允许ASIC组件在Z轴维度上堆叠和互连。”
那么, 这是偏离摩尔定律还是对摩尔定律的扩展? 英特尔可编程解决方案事业部首席技术官Jose Alvarez(何塞·阿尔瓦雷斯)说:“即使在今天,我们仍在遵循戈登摩尔的建议。1965年,戈登摩尔写了一篇非常短的论文,共四页,内容正是如今的摩尔定律。他在第三页上写道:‘事实证明,使用较小的功能模块(分别封装和互连)构建大型系统会更经济。’我们今天拥有的先进封装技术,因此,从某种意义上讲,这是戈登要求我们做的事情的延续。”
小芯片的不同之处在于,它们是为集成在同一个封装内而专门设计。 DARPA通过CHIPS项目开始了这一计划,因为国防工业的芯片需求总量较小,无法负担5纳米设计的一次性工程费用。他们关于小芯片的概念是物理IP模块,封装在一起。
CHIPS联盟执行总监Rob Mains表示:“ DARPA选择了正确的方向,这对于全球范围内的设计团队都有意义。大家需要了解收益,行业需要提供一定水平的技术,以确保小芯片产生有效的结果。”
Ansys产品营销总监Marc Swinnen表示同意。“这是一个合理的技术想法,有些组织正在努力实现这一目标。像ODSA这样的小组拥有多个小组委员会,致力于使小芯片达到标准化程度,使商业市场能够参与。”
关键是标准。“这个一个不断演进的生态系统。” Synopsys高速SerDes的高级产品经理Manmeet Walia说:“这个生态系统十分分散,这一概念最初被提出是因为成本问题,由DARPA提出,但这并不是市场发展的动力。其中的一个关键是物理原因,裸片已经足够大。想要进一步提升计算能力,需要更多裸片。”
细分市场的驱动力都与计算相关。Synopsys产品营销总监肯尼斯·拉森(Kenneth Larsen)说:“关键的推动力实际上是高性能计算。这就是基于小芯片的设计正在增长的地方。不过,今天的小芯片并没有标准。”
看到芯片你就可以发现这种方式已经成功。“我看了一下英特尔新芯片的图,结果发现有八个可以称为小芯片的计算区块,中间还有一些包含缓存和互连区块的条带。” Arteris IP系统架构师迈克尔·弗兰克(Michael Frank)说 “它们都在硅衬底上。但是这种范例必须建立在标准之上,涵盖电气特性、通信、物理属性等。不可能为每个公司构建不同的小芯片。无论如何,它仍然是芯片,必须按照常规步骤进行流片。”
如果上述问题可以解决,该技术将适用于许多其他领域。Synopsys的Larsen说:“某些设计的某些部分可能适用较旧的节点,而某些则适用较新的节点。” 小芯片的部分价值将来自能够以最佳技术设计IP。或者,可以在保持接口不变来提升PPA,或者通过改变部分设计降低整个产品的成本,同时将另一部分迁移到更新的节点上,从而提高计算密度。
随着连接设备的普及,5G芯片可能成为推动者。CHIPS Alliance的主管说:“我相信这将为较小的公司(尤其是物联网设备)创造机会。如果是一家初创公司,可以将创新技术与某种类型的5G小芯片相结合,并将它们封装在一起。”
小芯片行业目前的情况如何? Synopsys的Walia说:“在大多数情况下,拥有小芯片的公司不在乎行业标准。 Nvidia有他们的NVLink,AMD有他们的Infinity结构,高通有Qlink,英特尔有AIB。他们都提出了自己的专有接口标准。随着生态系统的不断发展,对标准的需求也不断提高。”
当然,标准也不是全部。Cadence的Park说:“最大的问题在于小芯片的商业化。我们已经有了硬核和软核IP,小芯片是第三种选择。芯片设计者将能够购买该硬核IP并将其放在中介层上,层压或堆叠,或任何操作。”
“封装技术与此独立。小芯片的可行性更多地与逻辑分区有关。缺少的部分是提供IP的公司。他们会转变为这种业务模型,并将构建的东西并存储在仓库中吗?答案可能是否定的。 谁将提供仓库来存储所有这些小芯片,谁将制造它们,谁将要分发它们,小芯片的商业模型的概念尚未建立,这是一个值得讨论的成本模型。 ”
也许小芯片还太过遥远。 “作为IP供应商,我们准备出售用单独的芯片接口PHY IP。可以预见,我们将来会出售完整的小芯片芯片。可能是一个PCIe小芯片,一侧具有PCIe SerDes,另一侧则是裸片对裸片(D2D)的PHY,也有可能有一个控制器。” Cadence IP集团产品营销总监Wendy Wu说.
“今天,我们将这些IP作为单独的产品使用,但是我们一直在寻求将它们整合在一起,作为小芯片的统一设计。现在还不能制造这样的芯片,因为如今都是制造标准化的产品。如果想要有制造小芯片的供应链,需要这个市场足够大。”
小芯片的挑战可以分开来看。“ 小芯片设计标准化的挑战可以总结为功能、元件封装、和签核。”Arm研究员兼技术总监Rob Aitken说。根据Aitken的细分,如下:
解决其中一些问题的唯一方法设计小芯片,并找出具体问题在哪里。英特尔的阿尔瓦雷斯(Alvarez)说:“小芯片目前在商业上是可行的,即使芯片是来不不同的供应商。AIB接口的标准化对于开启这个新兴的生态系统至关重要。它尚未发展起来,但正朝着正确的方向发展。”
Alvarez补充说:“这个想法实际上是比当今制造芯片的方法更加敏捷和灵活的方式,这也是DARPA对此感兴趣的原因。如今既有正在开发中,也有正在流片,还有正在生产,也有已经在使用的小芯片。但它们采用不同的技术,来自不同的代工厂,因此对于这个生态系统,我们真正拥有的想法是:与技术和代工厂无关。”
新生态系统的发展提出了鸡和鸡蛋的问题。首先是,是设计者将不同的IP集成到设计中,还是由系统公司来进行? Park说:“这将是一个缓慢的发展过程。随着摩尔定律定接近物理极限,人们什么时候会完全放弃单片SoC的概念而转向多芯片设计?”
也许中间步骤是合乎逻辑的。Ansys的Swinnen说:“没有人能确切知道,一种可靠的情况是,最初的小芯片系统将使用标准裸片构建。严格来说,它们不会被视为小芯片,但它们的构建方式就像我们所说的小芯片一样,裸芯片通过紧密的连接层直接连接。如果有这样的系统,并且它变得主流,那么就可以看到它被重新设计为小芯片。”
“这种设计减少了I/O驱动,并增加了互联带宽。它将是一个混合系统,因此其它芯片仍是标准版本,但上面至少有一个小芯片。”
为了发展生态,市场必须足够大。Wu说:“诸如HBM内存这样有足够大的市场,并且需求是统一的。”人们正在谈论完整的封装光学器件。光学小芯片可能有一个应用,一个标准接口的XSR试图定义光接口。那是一个有很大市场的应用。它肯定会演变成开放市场的商业模式。”
通过专有系统,证明了小芯片的可行性和价值。但接下来的问题更棘手,因为需要解决技术和商业问题。从目前的情况看,产业界、政府和标准制定机构都将迎接挑战,因为这成为将摩尔定律扩展到未来的方式。
实际上,整个行业都需要小芯片,即使今天它只为少数人提供了竞争优势。
英特尔要在7nm节点让每个IP都能拆成多个小芯片
为何只有英特尔、AMD等公司可以做?小芯片成为主流的三大挑战
原创文章,未经授权禁止转载。详情见 转载须知 。